Other AWR Sites
APLAC® SIMULATOR
業界領先的 APLAC 模擬器
APLAC 為廣受晶圓廠肯定的世界級電路模擬引擎，現在已完全整合於 AWR® 開放設計平台之中。 Nokia 採用 APLAC 引擎進行產品開發已超過 10 年以上。此引擎可提供多層分析 (DC 操作點、線性頻域、時域、諧波平衡、相位雜訊、包含由 AC 雜訊及溫度構成的線性非線性雜訊)，以及精確的良率預測。所有演算法均支援最佳化和良率分析 (Monte Carlo)，亦支援多處理器平台執行諧波平衡 (HB) 分析。
APLAC 模擬器提供改良的諧波平衡法，能進行更大型的 RFIC 電路模擬，有效縮短設計時間，並降低記憶體使用量。此外，還提供用於數位除頻電路的暫態輔助諧波平衡法 (TAHB)、精確的非線性相位雜訊測量，以及一個多用途模擬工具，可用於 IC 級到系統級的類比和射頻應用。
此外，在 AWR XML 程式庫中也可使用 APLAC 原生訊號接點表來建立模型。利用 APLAC 程式碼語言的豐富程式設計功能，可輕鬆地開發任何類型的模型。